logo
spandoek spandoek

Bloggegevens

Created with Pixso. Huis Created with Pixso. Blog Created with Pixso.

In PCB-ontwerp, kunnen vias op pads worden geperst?

In PCB-ontwerp, kunnen vias op pads worden geperst?

2025-07-10

01|Theoretisch, ja, maar het proces wordt niet aanbevolen

Laten we eerst naar twee niveaus van overwegingen kijken:
✅ Theorie: Kleinere loodinductie Vanuit het oogpunt van elektrische prestaties kan het direct ponsen van vias op pads het verbindingspad verkorten en de loodinductie verminderen, wat vooral geschikt is voor snelle signalen of hoogfrequente ontwerpen.

 

laatste bedrijfsnieuws over In PCB-ontwerp, kunnen vias op pads worden geperst?  0

 

❌ Proces: Slecht lassen is gevoelig voor "tombstone"! Maar in de daadwerkelijke productie krijgt u te maken met een ernstig probleem - tinlekkage en het tombstone-fenomeen (Tombstone)!

 

laatste bedrijfsnieuws over In PCB-ontwerp, kunnen vias op pads worden geperst?  1

 

Waarom treedt tombstone op?

 

De via wordt op de pad geponst. Als het pluggat niet is afgedicht
Tijdens het lassen vloeit de soldeerpasta uit de via onder invloed van hete lucht
De twee zijden worden ongelijkmatig verwarmd en de lichte chipcomponenten "komen aan één kant omhoog"

Dit fenomeen wordt het "tombstone-effect" genoemd, ook wel het "Manhattan-fenomeen"

02|Aanbevolen praktijk: trek de pad eruit en pons dan!

Om zowel rekening te houden met het ontwerp als met de procesbetrouwbaarheid, raden we ten zeerste aan:

✅ Pons de via niet direct op de pad, maar trek deze eruit via de routing en pons deze dan.

Dit kan de loodinductie beheersen en het probleem van soldeerpastaverlies tijdens het lassen voorkomen!

 

Uitgebreide kennis: Twee zoekwoorden die u moet kennen

 

Parasitaire inductie

 

In hoogfrequente circuits produceert een sectie draad of zelfs een via inductieve reactantie, wat een nadelig effect heeft op de signaalintegriteit.
Daarom moeten de lengte en het aantal vias in het ontwerp worden geminimaliseerd.

 

Tombstone

 

Tijdens het reflow-proces van chipcomponenten wordt één uiteinde van het apparaat opgetild als gevolg van ongelijke verwarming en een onevenwichtige kracht van de soldeerpasta.

 

Beïnvloedende factoren zijn onder meer:

 

Asymmetrisch pad-oppervlak
Ongelijke soldeerpasta-coating
Via-gaten die op pads zijn geponst, veroorzaken tinlekkage

Het via-pad-ontwerp lijkt misschien een detail, maar het beïnvloedt direct de soldeeropbrengst en de elektrische prestaties. Een redelijke lay-out kan veel herwerking en kwaliteitscontroleproblemen voorkomen!

spandoek
Bloggegevens
Created with Pixso. Huis Created with Pixso. Blog Created with Pixso.

In PCB-ontwerp, kunnen vias op pads worden geperst?

In PCB-ontwerp, kunnen vias op pads worden geperst?

01|Theoretisch, ja, maar het proces wordt niet aanbevolen

Laten we eerst naar twee niveaus van overwegingen kijken:
✅ Theorie: Kleinere loodinductie Vanuit het oogpunt van elektrische prestaties kan het direct ponsen van vias op pads het verbindingspad verkorten en de loodinductie verminderen, wat vooral geschikt is voor snelle signalen of hoogfrequente ontwerpen.

 

laatste bedrijfsnieuws over In PCB-ontwerp, kunnen vias op pads worden geperst?  0

 

❌ Proces: Slecht lassen is gevoelig voor "tombstone"! Maar in de daadwerkelijke productie krijgt u te maken met een ernstig probleem - tinlekkage en het tombstone-fenomeen (Tombstone)!

 

laatste bedrijfsnieuws over In PCB-ontwerp, kunnen vias op pads worden geperst?  1

 

Waarom treedt tombstone op?

 

De via wordt op de pad geponst. Als het pluggat niet is afgedicht
Tijdens het lassen vloeit de soldeerpasta uit de via onder invloed van hete lucht
De twee zijden worden ongelijkmatig verwarmd en de lichte chipcomponenten "komen aan één kant omhoog"

Dit fenomeen wordt het "tombstone-effect" genoemd, ook wel het "Manhattan-fenomeen"

02|Aanbevolen praktijk: trek de pad eruit en pons dan!

Om zowel rekening te houden met het ontwerp als met de procesbetrouwbaarheid, raden we ten zeerste aan:

✅ Pons de via niet direct op de pad, maar trek deze eruit via de routing en pons deze dan.

Dit kan de loodinductie beheersen en het probleem van soldeerpastaverlies tijdens het lassen voorkomen!

 

Uitgebreide kennis: Twee zoekwoorden die u moet kennen

 

Parasitaire inductie

 

In hoogfrequente circuits produceert een sectie draad of zelfs een via inductieve reactantie, wat een nadelig effect heeft op de signaalintegriteit.
Daarom moeten de lengte en het aantal vias in het ontwerp worden geminimaliseerd.

 

Tombstone

 

Tijdens het reflow-proces van chipcomponenten wordt één uiteinde van het apparaat opgetild als gevolg van ongelijke verwarming en een onevenwichtige kracht van de soldeerpasta.

 

Beïnvloedende factoren zijn onder meer:

 

Asymmetrisch pad-oppervlak
Ongelijke soldeerpasta-coating
Via-gaten die op pads zijn geponst, veroorzaken tinlekkage

Het via-pad-ontwerp lijkt misschien een detail, maar het beïnvloedt direct de soldeeropbrengst en de elektrische prestaties. Een redelijke lay-out kan veel herwerking en kwaliteitscontroleproblemen voorkomen!